PERKEMBANGAN PCI dan PCIe

Assalamualaikum wr..wb Perkenalkan teman teman,saya Arfiandi Wijatmiko ikin berbagi ilmu sedikit mengenai Perkembangan PCI dan PCI Express


 
Peripheral Component Interconnect (atau PCI) adalah bus data lokal yang digunakan oleh komputer untuk melampirkan perangkat keras yang awalnya tidak disertakan dengan perangkat. Sederhananya, kartu PCI memungkinkan pengguna atau perusahaan untuk menambah atau meningkatkan fungsionalitas komputer.

Sejarah

Pada 22 Juni 1992, Intel merilis bus baru mereka, bernama Peripheral Component Interconnect, untuk memungkinkan dukungan berbagai perangkat keras baru.  Ketika pertama kali diperkenalkan, bus bisa berjalan pada kecepatan yang sama dengan prosesor pusat, sekitar 133MB / dtk. Untuk alasan ini, hanya satu port PCI yang ditawarkan pada motherboard.

Namun, karena prosesor telah berevolusi, mereka telah mampu memproses kecepatan jauh lebih besar daripada bus Antar-Komponen Komponen. Untuk alasan ini, kebanyakan komputer sekarang dapat mendukung lebih dari satu kartu secara bersamaan.  Karena PCI terbukti sebagai tambahan yang berguna untuk komputer, itu diperbarui beberapa kali. Versi PCI 2.0 dirilis sekitar satu tahun kemudian pada tahun 1993, dan pada tahun 1995, PCI 2.1 dirilis sebagai ekspansi ke bus ISA.

Pada tahun 2002, PCI digantikan oleh PCI Express (juga dikenal sebagai 3rd Generation I / O (3GIO) atau PCIe). Menggunakan "jalur" (kabel) dalam mode dupleks penuh, PCIe dapat melakukan lebih cepat, karena data dapat dikirim di kedua arah pada waktu yang sama di setiap jalur. Ia dapat berkomunikasi sekitar 250MB / s.

Pemakaian

Pada saat ini, komputer hampir selalu menawarkan dua atau lebih port PCI Express. Banyak orang tidak menggunakan port ini, tetapi berbagai macam kartu PCIe tersedia bagi mereka yang memilikinya. Kartu-kartu ini termasuk:

• Adaptor Ethernet
• Adaptor Internet Dial-up (sangat usang)
• Internet nirkabel (WLAN atau "WiFi") transceiver
• Kartu suara
• Serial ATA atau adaptor ATA Paralel (internal atau eksternal)
• Kartu cadangan RAID
• Kartu grafis (GPU)
• Hub USB
• Adaptor kontrol joystick / game
• Firewire adapter (sangat usang)
• 9-pin Serial port adapter (sangat usang)
• Berbagai adapter DIN (Deutsches Institut für Normung)

Evolusi dari Arsitektur  PCI Express®: menjadi kuat pada 15 tahun dan 5 generasi selanjutnya

Menghasilkan Kinerja Daya rendah dan skalabilitas untuk desain generasi selanjutnya

Peripheral Component Interconnect (PCI) arsitektur awalnya dikembangkan pada awal 1990-an, sebagai antarmuka I / O berbasis bus untuk PC. Ini berkembang melalui peningkatan lebar dan kecepatan, mempertahankan I / O kebutuhan industri komputasi yang berkembang pesat selama lebih dari satu dekade. Setelah menyentuh dinding kinerja dengan arsitektur PCI berbasis bus, PCI-SIG® pindah ke sambungan serial, point-to-point, full-duplex, interkoneksi diferensial yang disebut PCI Express® (PCIe®) arsitektur, dengan pelepasan Spesifikasi PCIe 1.0 pada tahun 2002. PCI-SIG memastikan kompatibilitas perangkat lunak antara arsitektur PCI dan PCIe untuk memungkinkan transisi yang mulus dari antarmuka berbasis bus ke antarmuka berbasis serial.

Arsitektur PCI / PCIe telah berfungsi sebagai tulang punggung untuk konektivitas I / O, memungkinkan komunikasi yang hemat listrik, bandwidth tinggi, dan latensi rendah antar komponen. Spesifikasi PCIe, saat ini dalam generasi kelimanya, menggandakan bandwidth setiap generasi sambil mempertahankan kompatibilitas mundur sepenuhnya. Ini terus melebihi teknologi bersaing dalam pangsa pasar, kapasitas, dan bandwidth.

PCI-SIG®, sebuah konsorsium dari 730+ perusahaan anggota, memiliki dan mengelola teknologi PCIe sebagai standar industri terbuka. Didukung oleh program kepatuhan yang kuat dan lokakarya yang sering, perusahaan anggota PCI-SIG dapat mengirimkan produk mereka untuk interoperabilitas dan pengujian kepatuhan untuk membantu memastikan kemampuan plug-and-play yang mulus. Seiring waktu, arsitektur PCIe telah menunjukkan kemampuannya untuk beradaptasi dengan tren revolusioner dalam rangkaian komputasi yang mencakup berbagai platform termasuk genggam, klien, server, penyimpanan, dan sistem komunikasi.

Daya dan Skalabilitas Kinerja yang efektif

Arsitektur PCIe mendukung kebutuhan bandwidth yang dapat ditingkatkan melalui dua mekanisme: lebar dan kecepatan. Spesifikasi PCIe mendukung lebar lajur ganda: x1, x2, x4, x8, dan x16. Selanjutnya, tautan PCIe multi-jalur dapat dipartisi menjadi beberapa tautan PCIe independen dengan lebar yang lebih sempit, sehingga menawarkan fleksibilitas SKU ke rancangan sistem pada chip (SoC) yang mendukung lebar yang berbeda dalam platform yang berbeda menggunakan SoC yang sama. Misalnya, 16 jalur dalam CPU dapat dikonfigurasi secara mandiri sebagai berikut: satu x16; dua x8s; satu x8 dan dua x4; empat x4; delapan x2; satu x8, satu x4, dua x2; dsb. Arsitektur PCIe juga mendukung penyaluran beberapa tautan melalui penggunaan sakelar. Gambar 1 menunjukkan evolusi platform arsitektur PCI dan PCIe dengan konektivitas untuk beberapa perangkat I / O.

 

Gambar 1. Perubahan pada PCI berdasarkan teknologi lebih dari 3 dekade

Kecepatan data meningkatkan akun untuk aspek kedua dari bandwidth yang dapat diskalakan. Arsitektur PCIe menggandakan data rate setiap generasi, seperti yang ditunjukkan pada Gambar 2. Setiap generasi baru dari spesifikasi PCIe sepenuhnya kompatibel dengan semua generasi sebelumnya, menawarkan perlindungan investasi untuk industri dan pengguna akhir. Sementara produk yang sesuai dengan spesifikasi PCIe 4.0 saat ini sedang dikirim, PCI-SIG bekerja untuk memberikan spesifikasi PCIe 5.0 pada 32 GT / s, jauh melebihi harapan awal teknologi ini. Selain peningkatan kecepatan ini, spesifikasi PCIe menyediakan peningkatan protokol dan daya, mengikuti tren desain perangkat.

Evolusi yang stabil dan konsisten dari teknologi PCIe telah menghasilkan integrasinya ke dalam paket CPU, membuatnya menjadi interkoneksi di mana-mana yang dapat menghasilkan bandwidth tinggi dengan latency dan daya yang rendah.

Gambar 2: Evolusi pada Teknologi PCI Express

Teknologi PCIe mendukung arsitektur berlapis, di mana setiap lapisan memiliki fungsi yang terdefinisi dengan baik yang tetap invarian melalui evolusinya. Ini memungkinkan setiap lapisan berevolusi secara independen dengan kompatibilitas mundur penuh.

Layer Transaksi: Menawarkan protokol transaksi terpisah yang sepenuhnya terkemas yang dirancang untuk menghasilkan efisiensi tautan maksimum. Model pemesanan produsen-konsumen yang terdefinisi dengan baik mendefinisikan antarmuka perangkat lunak-perangkat keras untuk konsistensi data. Saluran virtual dan kontrol aliran berbasis kredit digunakan untuk memastikan kualitas layanan.

Lapisan Tautan Data: Menyediakan transportasi data yang dapat diandalkan melalui kombinasi CRC dan coba lagi.

Physical Logic Layer: Bertanggung jawab untuk encoding dan scrambling.

Lapisan Listrik: Menangani fungsi analog.

Memanfaatkan antarmuka seperti antarmuka PHY untuk PCI Express (PIPE), perusahaan menyadari skala ekonomi dengan blok IP off-the-shelf — analog serta tumpukan lapisan logika. Sumber daya dibebaskan, sehingga perusahaan dapat berinovasi menggunakan IP nilai tambah mereka sendiri. Dan fleksibilitas terjamin berkat berbagai faktor bentuk mekanis, seperti CEM, U.2, M.2, kabel, disolder pada motherboard, dengan komponen yang sama melayani di berbagai platform yang mencakup beberapa segmen pasar.

 

Gambar 3: A Arsitektur berlapis

Arsitektur PCIe, dan arsitektur PCI pendahulunya, adalah arsitektur load / store tidak seperti standar I / O industri terbuka lainnya. Ini memungkinkan perangkat PCIe dipetakan langsung ke dalam ruang memori sistem dan mengakses memori sistem secara langsung, memungkinkan kinerja hemat energi. Spesifikasi ini mendefinisikan antarmuka yang konsisten antara perangkat lunak dan perangkat keras untuk fungsi sistem penting termasuk penemuan perangkat, asosiasi driver perangkat, penanganan kesalahan, pemberitahuan acara, hot-plug, dan manajemen daya. Ini memastikan interoperabilitas tanpa batas di berbagai platform dan sistem operasi untuk komponen yang dirancang untuk spesifikasi PCIe. Deteksi kesalahan yang canggih, pemulihan, mekanisme pelaporan kesalahan, dan dukungan hot-plug menyediakan kerangka kerja untuk memberikan persyaratan keandalan, ketersediaan, dan penyediaan layanan (RAS) yang tinggi dari server dan segmen penyimpanan.

Untuk memperluas jangkauan saluran pada kecepatan data yang lebih tinggi (misalnya, arsitektur PCIe 4.0 dan di atasnya), teknologi PCIe telah mendefinisikan spesifikasi Retimer, yang terdiri dari PHY lapisan logis dan listrik. Hingga dua Retimers dapat digunakan dalam Link, seperti yang ditunjukkan pada Gambar 4. 4. Meskipun Retimers tidak dipetakan langsung ke dalam ruang konfigurasi untuk membuatnya sederhana, spesifikasi menyediakan mekanisme opsional untuk mengakses register di Retimers secara tidak langsung. melalui register port Hilir. Mekanisme yang sama digunakan untuk melakukan margining Receiver wajib pada PCIe 4.0 teknologi dan di atas, seperti yang dijelaskan di bawah ini, di Retimers.

Gambar 4: Retimer memperluas jangkauan saluran untuk tarif data yang tinggi.

Untuk menentukan margin di setiap segmen Link di platform aktual selama waktu berjalan, teknologi PCIe memiliki mekanisme yang diarsipkan menggunakan register konfigurasi untuk melakukan dan melaporkan waktu dan batas tegangan yang diamati di setiap Receiver. Ini dimulai oleh perangkat lunak yang mengakses register konfigurasi yang diarsipkan dan menginstruksikan Receiver untuk melakukan margining. Penerima dalam Pengatur Waktu diakses melalui register port Hilir. Receiver menerapkan perintah margin dan melaporkan kembali jumlah kesalahan secara terus-menerus dalam daftar arsip. Margining tidak merusak. Receiver berhenti merendahkan jika jumlah kesalahan melebihi ambang batas yang diprogram perangkat lunak dan melaporkan kegagalan pada titik margin tersebut.

Spesifikasi PCIe: Performatingkat atas pada daya rendah

Teknologi PCIe menawarkan solusi daya rendah terbaik baik dalam mode aktif dan daya rendah. Penyedia IP telah melaporkan daya aktif sebesar 5 pJ / bit dan daya idle pada 10 mikro watt dengan latensi keluar saat dalam puluhan milidetik. Arsitektur PCIe telah memperkenalkan sub-state berdaya rendah yang rendah, mencapai daya idle mikro-watt yang diminta oleh segmen hand-held. Ini juga menyediakan mekanisme yang diarsipkan untuk perangkat lunak dan perangkat keras sistem untuk secara otonom mengalihkan perangkat I / O ke dalam status tautan dan perangkat daya rendah. Arsitektur PCIe memungkinkan perangkat lunak sistem untuk secara statis / dinamis mengalokasikan tingkat daya yang berbeda untuk berbagai subsistem I / O, membuat trade-off kinerja-daya berdasarkan pada pola penggunaan I / O sistem mungkin.

Evolusi terus menerus = Hubungan

Evolusi berkelanjutan untuk memenuhi kebutuhan platform komputasi yang berkembang dan berkembang telah menjadi kunci keberhasilan teknologi PCIe. I / O Virtualisasi diperkenalkan untuk mengaktifkan pembagian perangkat di antara beberapa mesin virtual dan untuk memanfaatkan komputasi padat dan kemampuan untuk meng-host beberapa gambar sistem independen dalam platform. Pendekatan ini telah diadopsi secara luas di sistem klien dan server.

Petunjuk pemrosesan transaksi memungkinkan perangkat jaringan untuk memindahkan data secara langsung ke dan dari cache CPU, menghilangkan memori dan lalu lintas manajemen koherensi. Fungsi ini membantu mengatasi permintaan bandwidth jaringan yang agresif di pusat data. Akselerator dapat menghasilkan throughput yang tinggi dengan memanfaatkan operasi atom untuk bekerja secara kolaboratif satu sama lain, seperti halnya CPU utama, tanpa campur tangan perangkat lunak host.

Industri penyimpanan meningkatkan adopsi teknologi PCIe, diuntungkan dari kinerja hemat daya dengan skalabilitas bandwidth tinggi dan model pemasangan langsung yang disediakan dari kipas tinggi dari CPU. Spread spectrum clocking independen (SRIS) memungkinkan kabel hemat biaya, baik untuk penyimpanan dan penggunaan interkoneksi backplane.

Kesimpulan

Arsitektur PCIe diposisikan dengan baik untuk terus menjadi I / O di mana-mana untuk berbagai aplikasi komputasi di masa mendatang. Kekuatannya berasal dari standar terbuka, didukung oleh keahlian kolektif dari 730+ perusahaan anggota. Pengalaman PCI-SIG yang kaya dan sukses dalam menavigasi beberapa transisi teknologi dalam tiga dekade terakhir akan memastikan bahwa teknologi PCIe menawarkan solusi terbuka, skalabel, hemat biaya, hemat daya, dan terdepan di semua segmen pasar dan model penggunaan dalam komputasi kontinum.

PCIe Version

PCI Express 1.0a

Pada tahun 2003, PCI-SIG memperkenalkan PCIe 1.0a, dengan laju data per-jalur 250 MB / s dan transfer rate 2,5 gigatransfers per detik (GT / s). Kecepatan transfer dinyatakan dalam transfer per detik bukan bit per detik karena jumlah transfer termasuk bit overhead, yang tidak memberikan throughput tambahan.

PCIe 1.x menggunakan skema pengkodean 8b / 10b yang menghasilkan 20 persen ((10-8) / 10) biaya overhead pada bit rate mentah. Ini menggunakan laju clock 2,5 GHz, oleh karena itu memberikan 250.000 byte per detik (250 MB / s) data rate maksimum yang efektif.

PCI Express 1.1

Pada tahun 2005, PCI-SIG memperkenalkan PCIe 1.1. Spesifikasi yang diperbarui ini mencakup klarifikasi dan beberapa peningkatan, tetapi sepenuhnya kompatibel dengan PCI Express 1.0a. Tidak ada perubahan yang dilakukan pada kecepatan data.

PCI Express 2.0

PCI-SIG mengumumkan ketersediaan spesifikasi PCI Express Base 2.0 pada 15 Januari 2007. Standar PCIe 2.0 menggandakan kecepatan transfer dibandingkan dengan PCIe 1.0 hingga 5 GT / s dan throughput per-lane meningkat dari 250 MB / s menjadi 500 MB / s. Ini berarti konektor PCIe 32-jalur (× 32) dapat mendukung throughput hingga 16 GB / s agregat.

Slot motherboard PCIe 2.0 sepenuhnya kompatibel dengan kartu PCIe v1.x. Kartu PCIe 2.0 juga umumnya kompatibel dengan motherboard PCIe 1.x, menggunakan bandwidth yang tersedia dari PCI Express 1.1. Secara keseluruhan, kartu grafis atau motherboard yang dirancang untuk v2.0 akan bekerja dengan v1.1 atau v1.0a lainnya.

PCI-SIG juga mengatakan bahwa PCIe 2.0 memberikan perbaikan pada protokol transfer data point-to-point dan arsitektur perangkat lunaknya.

Chipset Intel PCIe 2.0 pertama adalah X38 dan board mulai dikirim dari berbagai vendor (Abit, Asus, Gigabyte) pada 21 Oktober 2007. AMD mulai mendukung PCIe 2.0 dengan seri chipset AMD 700 dan nVidia dimulai dengan MCP72. Semua chipset Intel sebelumnya, termasuk chipset Intel P35, mendukung PCIe 1.1 atau 1.0a.

Seperti 1.x, PCIe 2.0 menggunakan skema pengkodean 8b / 10b, sehingga memberikan, per-lane, tingkat transfer maksimum 4 Gbit / s dari 5 GT / s data rate mentah.

PCI Express 2.1

PCI Express 2.1 mendukung sebagian besar manajemen, dukungan, dan sistem pemecahan masalah yang direncanakan untuk implementasi penuh dalam PCI Express 3.0. Namun, kecepatannya sama dengan PCI Express 2.0. Sayangnya, peningkatan daya dari slot memecah kompatibilitas mundur antara kartu PCI Express 2.1 dan beberapa motherboard lama dengan 1.0 / 1.0a, tetapi kebanyakan motherboard dengan konektor PCI Express 1.1 disediakan dengan pembaruan BIOS oleh pabrikan mereka melalui utilitas untuk mendukung kompatibilitas kartu dengan PCIe 2.1.

PCI Express 3.x

Spesifikasi revisi PCI Express 3.0 Base 3.0 telah tersedia pada bulan November 2010, setelah beberapa kali penundaan. Pada bulan Agustus 2007, PCI-SIG mengumumkan bahwa PCI Express 3.0 akan membawa bit rate 8 gigatransfers per detik (GT / s), dan itu akan kompatibel dengan implementasi PCIe yang ada. Pada saat itu, juga diumumkan bahwa spesifikasi akhir untuk PCI Express 3.0 akan ditunda hingga 2011. Fitur baru untuk spesifikasi PCIe 3.0 mencakup sejumlah optimisasi untuk meningkatkan sinyal dan integritas data, termasuk pemerataan pemancar dan penerima, perbaikan PLL, pemulihan data jam, dan peningkatan saluran untuk topologi yang saat ini didukung.

Setelah analisis teknis enam bulan dari kelayakan penskalaan bandwidth interkoneksi PCIe, analisis PCI-SIG menemukan bahwa 8 gigatransfers per detik dapat diproduksi dalam teknologi proses silikon utama, dan dapat digunakan dengan bahan dan infrastruktur berbiaya rendah yang ada, sementara menjaga kompatibilitas penuh (dengan dampak yang dapat diabaikan) ke tumpukan protokol PCIe.

PCIe 3.0 meningkatkan skema pengkodean menjadi 128b / 130b dari sebelumnya 8b / 10b, mengurangi overhead hingga sekitar 1,54% ((130-128) / 130), dibandingkan dengan 20% dari PCIe 2.0. Ini dicapai dengan teknik yang disebut "pengacakan" yang menerapkan polinomial biner yang dikenal ke aliran data dalam topologi umpan balik. Karena polinomial pengacakan diketahui, data dapat dipulihkan dengan menjalankannya melalui topologi umpan balik menggunakan polinom terbalik. Bit rate 8 GT / s PCIe 3.0 secara efektif menghasilkan 985 MB / s per lane, praktis menggandakan bandwidth lane relatif terhadap PCIe 2.0.

Pada tanggal 18 November 2010, Kelompok Minat Khusus PCI secara resmi mempublikasikan spesifikasi PCI Express 3.0 yang telah diselesaikan kepada anggotanya untuk membuat perangkat berdasarkan versi baru PCI Express ini.PCI Express 3.1 dijadwalkan akan dirilis pada akhir 2013 atau awal 2014, membuat berbagai tweak dengan standar yang dipublikasikan.

PCI Express 4.0

Pada 29 November 2011, PCI-SIG mengumumkan PCI Express 4.0 yang menampilkan 16 GT / s, masih berbasis teknologi tembaga. Selain itu, pengoptimalan daya aktif dan tidak aktif harus diselidiki. Spesifikasi final diharapkan akan dirilis pada 2014-15.

Ekstensi dan arah masa depan

2016, conservapedia,Peripheral Component Interconnect :https://www.conservapedia.com/Peripheral_Component_Interconnect

2017,Debendra Das Sharma,The Evolution of the PCI Express® Architecture: Going Strong 15 years and Five Generations Later: http://eecatalog.com/pcie/2017/08/16/the-evolution-of-the-pci-express%C2%AE-architecture-going-strong-15-years-and-five-generations-later/

Sopto.com, http://www.sopto.com/st/pci-e-card-knowledge/pci-express-history-and-revisions

Wassalamualaikum Wr.....wb